Interfacetechnik

• Spannungsteiler
• Stromsummation

• Übertragungsfunktion
• Genauigkeit
  • Maß der Übereinstimmung von idealen und realen Wandler
• Verstärkungsfehler
  • Anstieg der Geraden
• Offsetfehler
  • vertikale Verschiebung der Geraden
• Auflösung
• Monotonie
  • kontinuierlicher Anstieg
• Nichtlenearität (integrale)
  • Abstand zur Idealgeraden unterschiedlich, max. Abweichung
• Differentielle Nichtlinearität
  • streng gesehen keine Monotonie mehr
  • Stufenhöhe unterschiedlich
• Bipolarer Betrieb
  • zusätzliche Abweichungen, weil Verstärkung bei pos. und neg. verschieden ist
  • life-zero Verhalten
  • max. pos. Ausgangsgröße wird halbiert
• Einschwingzeit
  • t_r - Anstiegzeit
  • t_s - Einschwingzeit

Wandlung findet innerhalb eines Taktes statt. Jedes Bit hat einen bestimmten Anteil.

• Widerstands-Netzwerke mit binärgestuften Widerständen
  • Widerstände 8R,4R,2R,R einfach Parallel geschaltet
    → unterschiedliche Werte, hohe Schwankungen von R
• Netzwerke mit binärgestuften Stromquellen
  • parallel gestufte Stromquellen
    → weil die Spannung konstant bleibt gibt es keinen Ladungswechsel
    → keine parasitären Kapazitäten
• R-2R-Netzwerke
  • Widerstände R und 2R über Kettenleiter verbunden
    → Fehler der Widerstände sind geringer
• allg. Ohmische Kettenleiter
• Ausgangsschaltungen
  • Strom-Spannungsumsetzer
    • Aufbau: Ausgang → OPV mit Wiederstand von Eingang(+) nach Ausgang
  • De-Glitcher (wie S&H)
    • Aufbau: Ausgang → Verstärker → Schalter → Halteglied
• Anwenderschaltungen
  • Segmentierung

Z wird als serielle Impulsfolge dargestellt. Jeweils ein Bit/Takt.

• Shannon-Dekoder als DAU
  1. Teilung des Bittaktes
  2. erste Hälfte: (Bit==1) ? C linear Laden
  3. zweite Hälfte: C exp. entladen (Spannung halbiert in jeder Takthälfte)
  • Probleme:
    • LSB kommt zuerst
    • Tolleranzproblem

• SC-Netzwerke
  • Schalter-Kondensator Netzwerke
  • Anstelle des Entladewiderstandes ein Kondensator

Anstelle von einem Bit bei seriellen Verfahren werden mehrere Bit Taktgleich benutzt.

Aka. Segmentierverfahren. Es werden mehrere DAU anstelle von einem benutzt. Der Eingang wird in Segmente eingeteilt.

• Zählverfahren
  1. Erzeugung eines PWM Signales
     • 2 Timer: Periode + Flanke
  2. Mittelwert bilden
• Überabtastung
  • DSV als Grundlage
  • Pulsdicktemodulation
• Abschneide-Rückkopplung

• Rechenschritte & Anzahl der Normalen

• so viele Normalen wie Meßgrößen
• Vergleich des Einfangs mit alle Normalen in einem Takt
• liegt der Eingang zwischen 2 Normalen, ständiger Wechsel (bei Stellungswechsel große Fehler)

• eine Normale
• Addition der Normalen, bis Wert erreicht oder drüber
• lange Wandlungszeit

• mehrere Normale
• schrittweise Herantastung(Beginn mit der größten Normalen) an den Eingang
• feste Schrittanzahl

• Verwendung von Vielfachnormalen

• Parallelverfahren in mehreren Schritten
• erst grobe, dann feine Bestimmung

• Quantisierungsfehler
  Abweichung von Eingang zu Z
  kann im Grunde beliebig klein gemacht werden
• Genauigkeit und Auflösung
  • Absolute Genauigkeit
    aktueller Fehler von Ausgang/Eingang
  • Relative Genauigkeit
    Nichtlinearität (ohne Verstärkung und Offset)
• Verstärkungs und Offsetfehler
• Nichtlinearität
• Differentielle NL
• Monotonie

• Umsetzzeit und Umsetzrate
• Amplitudenfehler
  • kann durch S&H teilweise vermieten werden
  • tritt nicht bei int. ADU auf
• Signal/Rausch Verhältniss
  • weißes Rauschen aufgrund des Quantisierungsfehlers
• Dynamikbereich

Kette von Komperatoren vergleichen Eingang mit einer Anzahl von Normalen(realisiert durch Widerstandskette). Ausgang der Komperatoren wird durch Dekoder auf Z abgebildet.

• viele Bauelemente
• schnell
• einfaches digitales S&H Glied möglich durch Latch

Bereich wird in mehrere Bereiche geteilt. Grob und fein.

• Problem: Bitfehler an der Grenze → überlappende Wertebereiche → digital Mittelwert bilden

• benötigen keine DAUs
• sind indirekte Umsetzter (Eingangssignal wird in PWM meist umgeformt)

• Vergleich des Eingangs mit einem Sägezahn
• Timer wird durch Komperator zurückgesetzt
• Momentanwertumsetzer
• Problem: Offsetspannung

• 2 Schritte:
  1. Integration der Eingangsspannung
  2. negative Integration mit der Referenzspannung
• Zeitmessung, bis wieder Nullpunkt erreicht wird

• wie Einflanken ADU
• vorher Nullpunktabgleich
• Mehrflanken ADU
  • Nullpunktbestimmung vor jeder Messung
  • wird vom 2ten Zahlenwert subtrahiert

• Prinzip
  • U-f Wandler mit fester Pulsbreite
  • Ablauf
    1. mit Low-Flanke wird +U_Ref integriert
    2. mit high-Flanke wird -U_In integriert
• Taktsynchrone Pulsmodulation
  • Impulshäufigkeit gibt den Analog wert an
• Charge-Balancing-ADU
  • Erweiterung vin U-f Wandlern
  • Ablauf
    1. U-f Wandler erzeugt Pulsdichte mod. Signal
    2. Pulse werden gezählt
    3. Latch wird nach N Takten mit dem Zählwert geladen

• Mehrflankenverfahren PEMA
• ADU mit Mehrfach-Pulsdauermodulation
• Rampenverfahren mit verkürzter Umsetzzeit
• Zeitintervallmessung mit Analoginterpolation

• DSV als Grundlage

• 2 Schritte:
  1. Abtasten
  2. Halten
• Parameter (dynamisch)
  • Erfassungszeit
  • Öffnungszeit
  • Driftrate
  • S/H Offset
  • Übersprechen
• Parameter (statisch)
  • Offset
  • Verstärkungsnichtlinearität
• Forderungen
  • kleine Einschwingzeit
  • große Haltbarkeit
  • wenig Übersprechen