Programmierbare Logikbausteine

• count4fb.scf.zip

• pld-count4fb_99-03.06.2005.zip

 library IEEE;
 use ieee.std_logic_1164.all;
 use ieee.std_logic_arith.all;
 
 entity count4fb_99 is
   port(
    clk,forward,back: in std_logic;
    q,qz            : out std_logic_vector (3 downto 0)
   );
 end count4fb_99;
 
 architecture A1 of count4fb_99 is
 begin
  counter: process (clk)
  variable tmp_q  : integer range 9 downto 0;
  variable tmp_qz : integer range 9 downto 0;
  variable tmp_d  : std_logic;
  begin
   if (clk'event and clk = '1') then
    if (tmp_d='0' and (forward='1' or back='1')) then
     tmp_d:='1';
     if (forward='1') then
      if (tmp_q=9) then
       if (tmp_qz=9) then
        tmp_qz:=0;
       else
        tmp_qz:=tmp_qz+1;
       end if;
       tmp_q:=0;
      else
       tmp_q:=tmp_q+1;
      end if;
 
     elsif (back='1') then
      if (tmp_q=0) then
       if (tmp_qz=0) then
        tmp_qz:=9;
       else
        tmp_qz:=tmp_qz-1;
       end if;
       tmp_q:=9;
      else
       tmp_q:=tmp_q-1;
      end if;
     end if;
 
    elsif (forward='0' and back='0') then
     tmp_d:='0';
    end if;
    q<=conv_std_logic_vector(tmp_q,4);
    qz<=conv_std_logic_vector(tmp_qz,4);
   end if;
  end process;
 end A1;

• light.wdf.zip

 library IEEE;
 use ieee.std_logic_1164.all;
 use ieee.std_logic_arith.all;
 use ieee.std_logic_unsigned.all;
 
 entity light_99 is
   port(
    clk             :  in std_logic;
    i,iz            :  in std_logic_vector (3 downto 0);
    light,full      : out std_logic
   );
 end light_99;
 
 architecture A1 of light_99 is
 begin
  counter: process (clk)
  variable  zsum: integer range 99 downto 0;
  variable  tmp_i,tmp_iz: integer range 9 downto 0;
 
  begin
   if (clk'event and clk = '1') then
    tmp_i:=conv_integer(i);
    tmp_iz:=conv_integer(iz);
    zsum:=tmp_i+tmp_iz*10;
    if (zsum>0) then
     light<='1';
    else
     light<='0';
    end if;
 
    if (zsum>4) then
     full<='1';
    else
     full<='0';
    end if;
   end if;
  end process;
 end A1;

• 7segment.tdf.zip

...von Rocco Hanf

SUBDESIGN 7segment
(
 I[3..0]       : INPUT;
 A,B,C,D,E,F,G : OUTPUT;
)
BEGIN
 TABLE
  I[]  => A,   B,   C,   D,   E,   F,   G;
  H"0" => B"1",B"1",B"1",B"1",B"1",B"1",B"0";
  H"1" => B"0",B"1",B"1",B"0",B"0",B"0",B"0";
  H"2" => B"1",B"1",B"0",B"1",B"1",B"0",B"1";
  H"3" => B"1",B"1",B"1",B"1",B"0",B"0",B"1";
  H"4" => B"0",B"1",B"1",B"0",B"0",B"1",B"1";
  H"5" => B"1",B"0",B"1",B"1",B"0",B"1",B"1";
  H"6" => B"1",B"0",B"1",B"1",B"1",B"1",B"1";
  H"7" => B"1",B"1",B"1",B"0",B"0",B"0",B"0";
  H"8" => B"1",B"1",B"1",B"1",B"1",B"1",B"1";
  H"9" => B"1",B"1",B"1",B"1",B"0",B"1",B"1";
  H"A" => B"1",B"1",B"1",B"0",B"1",B"1",B"1";
  H"B" => B"0",B"0",B"1",B"1",B"1",B"1",B"1";
  H"C" => B"1",B"0",B"0",B"1",B"1",B"1",B"0";
  H"D" => B"0",B"1",B"1",B"1",B"1",B"0",B"1";
  H"E" => B"1",B"0",B"0",B"1",B"1",B"1",B"1";
  H"F" => B"1",B"0",B"0",B"0",B"1",B"1",B"1";
 END TABLE;
END;

• Zustände z4 und z5 von oben wurden zusammengefasst

• pld-checkpas-03.06.2005.zip

SUBDESIGN checkpas (
 CLK, X0, X1, X2 : INPUT;
 Y0, Y1          : OUTPUT;
)
 
VARIABLE
 zz: MACHINE OF BITS(Y1,Y0)
  WITH STATES (
   z0 = B"00",
   z1 = B"00",
   z2 = B"00",
   z3 = B"00",
   z4 = B"00",
   z5 = B"10",
   z6 = B"11",
   z7 = B"10"
  );
 
BEGIN
 zz.clk = CLK;
 
 CASE zz IS
  WHEN z0 =>
   Y0 = GND;
   Y1 = GND;
 
   IF (!X0 AND !X1) THEN
    zz = z1;
   ELSE
    zz = z0;
   END IF;
 
  WHEN z1 =>
   Y0 = GND;
   Y1 = GND;
 
   IF (X0 AND !X1) THEN
    zz = z2;
   ELSE
    zz = z0;
   END IF;
 
  WHEN z2 =>
   Y0 = GND;
   Y1 = GND;
 
   IF (X0 AND X1) THEN
    zz = z3;
   ELSIF (X0 AND !X1) THEN
	zz = z2;
   ELSE
    zz = z0;
   END IF;
 
  WHEN z3 =>
   Y0 = GND;
   Y1 = GND;
 
   IF (X0 AND X1) then
    zz = z3;
   ELSIF (!X0 AND X1) THEN
    zz = z4;
   ELSE
    zz = z0;
   END IF;
 
  WHEN z4 =>
   Y0 = GND;
   Y1 = GND;
 
   IF (!X0 AND !X1) THEN
    zz = z5;
   ELSIF (!X0 AND X1) THEN
    zz = z4;
   ELSE
    zz = z0;
   END IF;
 
  WHEN z5 =>
   Y0 = GND;
   Y1 = VCC;
 
   IF (X2) THEN
    zz = z5;
   ELSE
    zz = z6;
   END IF;
 
  WHEN z6 =>
   Y0 = VCC;
   Y1 = VCC;
 
   zz = z7;
 
  WHEN z7 =>
   Y0 = GND;
   Y1 = VCC;
 
   zz = z0;
 
  WHEN others =>
   Y0 = GND;
   Y1 = GND;
   zz = z0;
 
 END CASE;
END;

• die Zustände stimmen mit den o.g. nicht überein!

Beim Entwurf in AHDL ist zu beachten, dass eine Wertetabelle zwar sehr einfach aufzustellen und zu überblicken ist, allerdings kann es passieren, dass der Automat durch unsaubere Eingangssignal oder so in Zustände kommt, die gar nicht definiert sind. Diese Zustände kommen durch den Compiler zustande, da der mehr FlipFlips nimmt als nötig. Wenn der Automat in einen undefinierten Zustand gerät kommt er da nicht mehr raus (weil er ja gar nicht beschrieben ist). Daher ist die Beschreibung mit case und if then... zu empfehlen. Die hat nämlich den Vorteil dass man alle undefinierten Zustände mit “when others” erfassen kann. Und dann z.B. wieder in z0 gehen kann. Seltsamerweise hats bei mir auch ohne when others schon geklappt. Ein Fehler den wohl viele Studenten machen ist nicht zu erfassen, wenn jemand durch die Tür geht, aber umkehrt wenn gerade nur noch die letzte Lichtschranke unterbrochen ist, er also fast drin ist. Wenn er hier umkehrt dann zählt der Automat fürs reingehen nicht. Der Automat fürs rausgehen denkt aber es ist grad jemand rausgegangen (die Impulsfolge stimmt ja dafür). Es ist also notwending pro Lichtschranke beim rein/rausgehn den jeweils anderen Automat in eine blockierungszustand zu versetzen. Folgender AHDL Code kann das leisten:

SUBDESIGN checkpas
(
 CLK, X0, X1, X2 : INPUT;
 Y0, Y1          : OUTPUT;
)
 
VARIABLE
 zz: MACHINE OF BITS(Y1,Y0)
  WITH STATES (
   z0 = B"00",
   z1 = B"10",
   z2 = B"10",
   z3 = B"10",
   z4 = B"00",
   z5 = B"01",
   z6 = B"00"
  );
 
BEGIN
 zz.clk = CLK;
 
 CASE zz IS
  WHEN z0 =>
   Y0 = GND;
   Y1 = GND;
 
   IF X0 AND !X1 THEN
    zz = z1;
   END IF;
 
   IF !X0 AND X1 THEN
    zz = z6;
   END IF;
 
  WHEN z1 =>
   Y0 = GND;
   Y1 = VCC;
 
   IF !X0 THEN
    zz = z0;
   END IF;
 
   IF X0 AND !X1 THEN
    zz = z1;
   END IF;			
 
   IF X0 AND X1 THEN
    zz = z2;
   END IF;	
 
  WHEN z2 =>
   Y0 = GND;
   Y1 = VCC;
 
   IF X0 AND X1 THEN
    zz = z2;
   END IF;
 
   IF X0 AND !X1 THEN
    zz = z1;
   END IF;
 
   IF !X0 AND X1 THEN
    zz = z3;
   END IF;
 
   IF !X0  AND !X1 THEN
    zz = z0;
   END IF;
 
  WHEN z3 =>
   Y0 = GND;
   Y1 = VCC;
 
   IF !X0 AND X1 THEN
    zz = z3;
   END IF;
 
   IF !X0 AND !X1 AND X2 THEN
    zz = z4;
   END IF;
 
   IF !X0 AND !X1 AND !X2 THEN
    zz = z5;
   END IF;
 
   IF X0 AND X1 THEN
    zz = z2;
   END IF;
 
  WHEN z4 =>
   Y0 = GND;
   Y1 = GND;
 
   IF X2 THEN
    zz = z4;
   END IF;
 
   IF !X2 THEN
    zz = z5;
   END IF;
 
  WHEN z5 =>
   Y0 = VCC;
   Y1 = VCC;
 
   IF !X0 AND X1 THEN
    zz = z3;
   ELSE
    zz = z0;
   END IF;
 
  WHEN z6 =>
   Y0 = GND;
   Y1 = GND;
 
   IF !X0 AND !X1 THEN
    zz = z0;
   ELSE
    zz = z6;
   END IF;
 
  WHEN others =>
   Y0 = GND;
   Y1 = GND;
   zz = z0;
 
 END CASE;
END;